Truy cập ngẫu nhiên nghĩa là bất kì một ô nhớ nào cũng đều có thể được đọc và ghi theo bất kì thứ tự nào.

Mỗi bit trong 1 thanh SRAM đơợc chứa trong 4 transistor tạo thành 2 cặp chéo nhau. Ô chứa này có 2 trạng thái 0 và 1. Ngoài ra oòn 2 transistor được sử dụng điều khiển quyền truy cập tới 1 ô nhớ trong quá trình đọc và ghi. Tổng cộng, cần 6 transistor để chứa 1 bit bộ nhớ.

Truy cập tới cell được kích hoạt bởi word line (WL ở trong hình) vốn điều khiển 2 transistor truy cập M5 và M6, và khi tới lượt, điều khiển cho tới mỗi cell sẽ được kết nối tới các đường bit: BL và BL. Đường bit được sử dụng đẻ truyền dữ liệu cho cả hai tác vụ đọc và ghi. Mặc dù việc có cả 2 đường bit là không bắt buộc, những hầu hết đều cung cấp cả hai để cải thiện biên nhiễu tín hiệu.

Trong suốt quá trình truy cập đọc, đường bit được điều khiển cao, thấp nhờ bộ đệm trong ô nhớ SRAM. Điều này tăng tốc độ của SRAM so với DRAMs-in a DRAM, the bit line is connected to storage capacitors and charge sharing causes the bitline to swing upwards or downwards. The symmetric structure of SRAMs also allows for differential signalling, which makes small voltage swings more easily detectable. Another difference with DRAM that contributes to making SRAM faster is that commercial chips accept all address bits at a time. By comparison, commodity DRAMs have the address multiplexed in two halves, i.e. higher bits followed by lower bits, over the same package pins in order to keep their size and cost down.

Kích thước của một bộ nhớ SRAM với m đưuòng đại chỉ và n đường dữ liệu là 2m từ, tức 2m × n bit.

[sửa] So sánh các loại bộ nhớ